



半導體晶圓壓膜製程設備 之整合研發技術

摘要

本論文旨在介紹執行行政院國家科學委員會中部科學工業園區管理局所核定之高科技設備前瞻技術發展計畫，其半導體壓膜製程設備之研發架構、主要新興產業之技術與所需要之工程模組設計與分析。計畫期程為自98年10月至100年4月止，說明如何結合產官學之研究進行開發，及本校在研發半導體用真空壓膜製程設備中所提供相關的教學、工程技術能量，在多方面的努力配合與產業合作之下，得已完成屬國產自製之半導體製程設備。

前言

台灣IC產業發展歷史已超過30年，在政府積極支持、學術界研發與產業界的努力下，使成為全球IC產業的重鎮，尤其是在IC製造的能力上，在全球半導體市場已扮演舉足輕重的角色，除造就了電子產業成為國內第一大產業，同時也帶動光電、太陽能與精密機械等產業邁入另一新世紀革命，成為我國產業的聚落與優勢。如今受到亞太地區及國際之間的競爭，儘管台灣具有晶圓IC製造代工服務的能力，仍需不斷提升國內設備業的技術能力，降低進口需求，本篇介紹以產業為主攻，本校機電工程學系結合台中金屬工業研究發展中心智慧技術組為助攻，所共同研發設備，在國科會中科管理局的計畫補助下，執行經濟部高科技設備前瞻發展計畫，提供台灣在優勢半導體中於IC精密機械產業之一個新的製程設備。

誠如所言，IC產業市場與技術狀況將影響半導體設備產業的發展，因為IC封裝產業是IC後段主要製程技術，從早期1970年代發展的對稱腳位封裝DIP (Dual in-line package)，為了提高封裝效率(即提高晶片面積與封裝面積比)，至1980年代以小型化封裝(Thin Small Outline Package, TSOP)為記憶體封裝主流技術。然而1990年代隨著合成技術的進步、設備的改進和新製程的使用，LSI (Large

Scale Integration)、VLSI (Very-large-scale integration)、ULSI (Ultra-large-scale Integration)相繼出現，晶片合成度不斷提升，I/O (Input/Output)導線數急劇增加，功率也隨之增大，對積體電路封裝的要求也更加嚴格，發展更為迅速，陸續出現有球格式封裝(BGA)及微型接點晶片尺寸封裝(CSP)。CSP技術定義為外部封裝面積小於內部裸晶面積的150%，該發展技術有細間距錫線封裝(Wire Bonding)、覆晶封裝(Flip Chip)等技術，而用於提供電性、機械及電傳等方面內部連接的關鍵技術即為晶圓凸塊技術(Wafer Bumping)，該凸塊技術不但發展成進階封裝與高階封裝技術的電性連接主流技術，更被應用於發展高階產品，如中央處理器、晶片組、繪圖晶片、記憶體、網路微處理器等。

顯然優質的消費性電子、可攜帶型設備，追求更高I/O數與更小引腳節距的小型封裝成必然的趨勢。目前在無線通訊及可攜式資訊產品其高頻與低針腳數及體積愈趨輕薄短小的需求下，晶圓級封裝技術(WLP)非常適用，亦是一新的封裝突破技術。晶圓級封裝技術的封裝方式，不僅能讓封裝後的IC保持其原尺寸，符合行動資訊產品對高密度積體空間的需求，在電器特性規格上，也因晶片可以最短的電路路徑，大幅提昇資料傳輸速度，有效降低雜訊干擾機率。同時另一SiP新興技術，3D堆疊式封裝直通矽晶穿孔TSV (Through-Silicon Via)也被提出，TSV技術其設計概念是來自於印刷電路板(PCB)多層化的設計，TSV可像三明治一樣堆疊數片晶片，可以透過以垂直導通來整合晶圓堆疊的方式，以達到晶片間的電氣互連，未來若結合應用於晶圓級封裝技術將成為高階封裝最關鍵的技術突破門檻。

因此就封測業而言，必需面臨上述技術來進行研發，其中凸塊技術是晶圓級封裝之後必備的關鍵技術。雖國內封測業者採濕膜塗層技術極為普遍，製程穩定性高、使用接受度高，



然而濕膜成本幾乎來自進口，且為均勻塗佈，面對3維的製程技術，以乾膜壓膜的設備設計，則可以提供一個解決方案，可在新興半導體製程設備上可以提供一量產速度的設備。綜觀IC未來的需求趨勢，晶圓凸塊技術是必備的。晶圓凸塊技術(Wafer Bumping)不同於打線鍵結(Wire Bonding)的接點連接方式。其凸塊製程特色乃採用薄膜(Photoresist, 光阻)、黃光與蝕刻以形成凸塊接點的球狀金屬，並與層狀結構的球下金屬層做電性連結。其實現今凸塊製程的軌跡可以推到早期平面顯示器推出市場之前傳統的CRT顯示器製程；採光刻微影技術，而其中薄膜塗層技術目前仍採用具光化學性質的液態光阻劑，以旋轉塗佈與噴霧技術來完成，具有微米級結構以及一次性加工的量產優勢，但是光阻劑甚為昂貴，而利用率卻甚低。而乾膜技術的發展已經至數十微米的薄膜技術，與濕膜製程相比，具有縮短時間、提高光阻使用率及降低耗材成本等優點。本計畫之設備研發，即係由業者長期累積開發壓膜設備技術之經驗，拓展至晶圓壓膜設備研發，結合學界與法人單位的分析、設計能力，共同進行。

製程設備開發技術

傳統乾膜DF(Dry Film)光阻多用於滾壓壓膜(Roller Laminate)，應用於印刷電路版PCB產業最多。然要應用於晶圓壓膜製程，如遇到凹陷孔則容易產生包封、壓合不均的現象，如下圖1左所示。然因為矽晶圓材質硬脆，直接以滾壓方式易造成應力集中而破裂。就如同早期奈米壓印技術的啟發原理般，如果能夠將兩片夾心餅乾(如同晶圓片)同時送到真空腔體進行貼合，則壓合過程就可以完成，如下圖1右所示為平板壓合的方法，也是本計畫所設計的方式，利用平板與晶圓基材(substrate)間乾膜不同硬脆與彈性空間之拍合，可以實現對於晶片乾膜壓膜(Dry Film Bonder)的堆疊製程。圖2為本計畫在半導體真空壓膜設備開發技術上所展開的魚骨圖分析，在開發工程技術上將分(1)預貼模組開發技術:(a)預貼模組設計技術(b)供料控制模組設計技術(2)壓膜暨整平模組開發技術:(a)壓膜加熱模組分析技術(b)真空壓膜模組設計技術(3)結構與模態分析技術:(a)結構分析技術(b)模態分析技術(4)系統整合技術:(a)控制整合與監控技術(b)整機連線測試(5)壓膜檢

測技術:(a)壓膜形狀與對位檢測技術(b)壓膜壓合品質檢測。在開發技術的人才培育上，係由彰化師大機電系教授群，直接到廠舉辦機械工程、光電與電機工程及整合與控制工程之教育訓練課程，對於主要參與研發人員進行基礎與進階課程訓練，同時參與研發人員亦需至本校奈米中心進行半導體製程相關實務訓練。如此交替的訓練，對於開發中的機台，得以進行分析作腦力激盪解決問題。因篇幅關係，僅以3(b)與5(a)進行製程設備之技術分析。




圖 1 乾膜滾壓與真空壓合製程技術




圖 2 半導體真空壓膜設備開發技術魚骨圖分析

半導體真空壓膜設備機械結構分析

本計畫在工程開發技術3(b)採用電腦輔助工程設計與分析技術(CAD/CAE)來探討晶圓真空壓膜與整平設備之結構剛性與強度。首先利用廠家所提供之CAD之三維電腦圖檔，透過電腦輔助分析軟體(ANSYS)建立有限元素分析模型，依照廠家所提供的材料以實驗來獲得其材料參數，進而將其參數輸入電腦模擬進行分析。傳統上，電腦模擬需先對有限元素模型進行模態分析，其主要的目的在於了解整個機械結構的動態頻率響應，以作為機台在控制驅動源需要避開共振頻率以及操作頻寬之重要參考依據，例如馬達驅動運動定位、帶動壓膜材料之滾軸旋轉速度或是上下腔體運動拍合位移等等。因為實際機械結構為非線性問題，配合實驗之模態分析可將實驗結果所得到的自然頻率及模態



振型與電腦模擬結果進行比對。若比對成功，可將有限元素模型與實際模型視為等效模型；等效模型後續可用來模擬結構剛性與強度設計之參考。圖3所示為晶圓預壓模組、壓膜模組、整平模組與整機骨架之組立圖，圖4為晶圓壓膜製程設備整機CAE模態的分析圖，很明顯的是在第2模態約22.6Hz時，就發生吸附模組之頭部會進行旋轉擺動，研究結果可以發現CAE分析與實際敲擊所得之誤差在5%左右。圖5為晶圓壓膜製程設備骨架之照片圖，而圖6為晶圓壓膜製程設備實際佈加速規感測器進行敲擊後所得的模態振型圖[張熹華碩士論文]，在順利取得等效模型之後，即可因應與進行日後不同晶圓大小的製程設計變更，快速進行尺寸變更與工程技術手法。同樣的設計與分析手法可以再以晶圓壓膜製程設備中整平模組為例，圖7則為整平設備CAE模態的分析圖[高偉傑碩士論文]，在了解其振型與所對應的頻率下，其目的之一在晶圓於光阻壓膜過程中，機台如有產生共振，會使得壓出光阻膜平整度不好、有氣泡等現象，所以利用軟硬體進行模態分析與實驗量測，得以探討設備結構之動態特性。由於此研發設備處理之裸晶圓之自然共振頻率約為350Hz，因為前述所計算分析出來的整機結構離散模態頻率遠低於此值，不會有機台與晶圓因共振而產生破片的可能，如此得以確保製程操作條件。

半導體真空壓膜形狀與對位檢測技術

影像處理於產業設備製程上，多用以檢測產品的良率問題或精密定位系統，尤其是針對單一重複性高、耗時與大量人力資源亦或是具有危險性的工作環境之檢測，利用影像檢測系統則可大幅的提升檢測產品之效率、安全性以及精確性，並可減少因人為因素而造成檢測上的誤差，故常利用影像系統做為檢測產品良率的技術。本計畫利用影像成形及灰階計算等數位影像處理技術，進行自動貼膜機台的晶圓片檢測。在工程開發技術5(a)的項目中[蘇育萱碩士論文]，利用運動控制器系統及影像擷取系統，構成自動化光學檢測系統，再以Visual Basic 2008撰寫一套檢測晶圓貼膜品質之影像自動化檢測程式。主要量測薄膜邊緣至晶圓邊緣之距離值及薄膜對位，其對位為判別晶圓中心與薄膜中心點之偏移量，量測並記錄晶圓相關數據，以供晶圓壓膜機台修正相關加工參數之用。圖8所示為此系統架構圖。檢測系統為求

全自動即時線上量測系統，檢測物為12吋晶圓（光阻膜厚為0.055mm），影像顯示大小為1024*1280，影像取樣時間為0.06秒，影像解析度為 $5.2\mu\text{m}/\text{pixel}$ ，檢測誤差需小於0.01mm，檢測點數為360點，檢測時間少於2分鐘；檢測薄膜偏移量距離檢測時間約為6~7秒，於檢測結束後可顯示薄膜貼覆品質是否符合使用者之要求。圖9所示為薄膜對位之偏移量檢測畫面，所使用的方法讓偏移量檢測使用時間為6秒，即每小時可檢測500片晶圓，顯示本計畫在半導體晶圓壓膜製程設備在薄膜覆貼於晶圓表面上，其薄膜相對於晶圓偏移量是否於所設定之容許偏值之內，可將結果最後以合格或NG訊息顯示於人機介面上，達到自動化檢測之目的。




圖3 晶圓壓膜製程設備整機骨架之組立圖




圖4 晶圓壓膜製程設備整機CAE模態的分析圖



圖5 晶圓壓膜製程設備骨架之照片圖






圖6 晶圓壓膜製程設備骨架模態測試圖




圖7 晶圓壓膜製程設備整平設備CAE模態的分析圖




圖8 晶圓貼膜影像處理單元




圖9 薄膜對位之偏移量檢測畫面

結語

本計畫之研發為國內首創應用於晶圓級凸塊製程技術之真空壓膜設備，藉由產業的在設備與組裝上之優勢，引進學術界在分析與設計之能量，建置產學合作平台與具體之設備優點為(1)可提升光阻使用率(2)降低光阻消耗與購置成本(3)操作更安全(4)保存與回收更簡易(5)縮短凸塊製程時間，提高生產能力(6)與液態光阻使用上比較，乾膜光阻使用真空壓膜設備披覆，於晶圓封裝之光阻塗佈具有取代優勢。本文針對此設備在半導體真空壓膜設備中，其關鍵之機械結構分析與壓膜形狀與對位檢測技術，驗證模擬分析與實務結合之具體成果。

致謝

本文章內容介紹之技術開發部分，主要感謝計畫執行單位志聖工業股份有限公司與機電系之研發團隊。同時機電系沈志雄、王可文、鍾官榮、陳明飛、王宜明教授協助在教育訓練與執行子計畫之研究成果，和高偉傑、張熹華與蘇育萱研究生在此時間投入所撰寫之碩士論文共同完成。

重要參考文獻

志聖工業股份有限公司，半導體晶圓壓膜製程設備研發計畫書，98年7月24日

高偉傑	國立彰化師範大學機電工程研究所，半導體晶圓真空壓膜與整平設備模態分析及量測驗證之研究，2011年6月。指導教授：王宜明。
張熹華	國立彰化師範大學機電工程研究所，半導體晶圓真空壓膜設備骨架結構對機台結構剛性影響之研究，2011年6月。指導教授：王宜明。
蘇育萱	國立彰化師範大學機電工程研究所，晶圓壓膜檢測系統研發，2011年6月。指導教授：陳明飛。

