

應用 DSP 於永磁式線性同步馬達驅動系統之研製

陳昭雄* 蔡凱宸

大葉大學機械與自動化工程學系

51591 彰化縣大村鄉學府路 168 號

*chao@mail.dyu.edu.tw

摘要

本文發展一以 DSP 為控制架構之永磁式線性同步馬達驅動系統，硬體方面以 TI TMS320VC33 為控制器發展平台，並搭配 Xilinx Spartan II XC2S200 FPGA 作為輔助處理器及周邊擴充電路，另外，設計出 IGBT 之驅動電路、電流迴授電路、光學尺迴授電路和定子位置偵測電路，以完成同步線性馬達之閉迴路控制系統。DSP 主要負責座標轉換、解耦合、狀態迴授控制、位置、速度和電流迴授之運算，且輸出三相電壓命令訊號，透過擴充介面傳送給 FPGA，藉以產生 PWM 驅動訊號，用於切換六個 IGBT 功率晶體所組成之驅動器，使輸出三相弦波電壓而驅動永磁式線性同步馬達運動。控制器設計方面，透過座標轉換和狀態迴授線性化技巧，將馬達的數學模型解耦合成線性系統，針對此解耦合系統設計 ITAE (integral of the absolute magnitude of errors) 狀態迴授控制器，以實現位置、速度、電流回授控制。最後，建構一實際之線性馬達驅動系統，以實驗證明本文所提方法之有效性。

關鍵詞： 永磁式同步線性馬達，數位訊號處理器，驅動控制系統，ITAE 狀態迴授控制

DSP-Based Controller Application in a Permanent Magnet Linear Synchronous Motor Drive System

CHAIU-SHIUNG CHEN* and KAI-CHEN TASI

Department of Mechanical and Automation Engineering, Da-Yeh University

No. 168, University Rd., Dacun, Changhua 51591, Taiwan, R. O. C.

*chao@mail.dyu.edu.tw

ABSTRACT

In this study, a permanent magnet linear synchronous motor (PMLSM) drive system was developed on the basis of digital signal processor (DSP) control architecture. A TMS320VC33 DSP was used as the main controller, and a XILINX Spartan II XC2S200 field-programmable gate array (FPGA) was used as an auxiliary logic circuit. Moreover, an insulated-gate bipolar transistor (IGBT) driving circuit, a current feedback circuit, an encoder feedback circuit, and a stator-detecting circuit were integrated to complete a closed-loop control system. The DSP board ran control programs such as coordinate transformation, decoupling, and state feedback control and would send one of three

phase voltage commands to the FPGA. Depending on the voltage command, the FPGA would send a PWM signal to switch on the IGBT driver and then drive the PMLSM to complete a precision position control. The dynamic model of the PMLSM was transferred to a linear and decoupling system by using d-q coordinate transformation and state feedback linearization. On the basis of this linear model, an integral of time-weighted absolute error state feedback controller was designed to guarantee the performance of the position control of the PMLSM drive system. Finally, experiments on a practical PMLSM confirmed the effectiveness of the proposed method.

Keywords: Permanent magnet synchronous linear motor (PMLSM), Digital signal processor (DSP), Drive servo system, ITAE state feedback control

一、簡介

由於現今電動機控制和微電子技術的迅速發展，針對需要大量數位訊號處理和運算速度快之晶片系統，有長足的進步，目前運用於馬達伺服運動控制之系統大致可分為 PC-Based 和 DSP (digital signal processor) 控制晶片兩大部分，者兩種方式各有其優缺點，但 DSP 控制晶片，因運算能力強、價錢便宜和開發程式簡單，已漸漸成為馬達控制的主流。雖然大多數 AC 驅動現今所採用微處理機多以數位化控制策略來呈現，然而電流控制迴圈和脈波調變驅動器實行上仍以類比控制電路方式為主，這種控制方式擁有動態響應快速的優點，但是卻有電路過於複雜和控制系統不易整合等缺點，而限制了整體馬達控制功能與電路上修改的困難。而以 DSP 搭配 FPGA (field-programmable gate array) 進行硬體整合，達到電路簡化、小型化、低成本和開發時間短等優點，無需再修改實體電路，可透過程式化硬體語言 VHDL (very high speed integrated circuit hardware description language) 進行數位邏輯電路修改，可減少實體電路的鋪設，大大地降低電路成本和抵抗干擾等問題，此類的設計方式將變成未來馬達驅動的關鍵構成要素。

以 FPGA 為基礎作為馬達控制 IC 的相關文獻，蔡明宏和龔應時[2]以智慧財產 (intellectual property, IP) 結合嵌入式系統將 FPGA 整合成一個可編程晶片系統 (system on programmable chip, SoPC) 環境下，來設計實現 PMLSM 的伺服控制晶片，以 SVPWM (space vector pulse width modulation) 調變技巧來控制馬達的三相電壓和頻率，並採用模糊控制器作為位置控制，由 NIOS (national institute of open schooling) 嵌入式處理器以軟體編輯方式實現之，並將電流向量控制、SVPWM、座標轉換、QEP (quadrature encoder pulse) 偵測電路、模糊控制器等全部整合到 FPGA 中以實

現 SoPC 伺服控制晶片。Tzou 和 Kuo[13]將所有控制迴路、座標轉換整合到 FPGA 裡具有簡潔電路、全數位化與可程式規劃硬體特性提供相當大靈活性。Omar 和 Rahim[10]發展的 SPWM 系統只佔據少量之 FPGA 方塊單元 (configurable logic block, CLB)，因此節省很多的空間用於其他控制電路的使用，且能夠做即時程式修正和參數調變來改變外部電路，不用再重新設計外部電路，能有效地縮短研發的時間。Horvat 等人[5]基於 FPGA 架構提出一事件驅動控制 (event-driven control) 於永磁式同步馬達 (permanent magnet linear synchronous motor, PMSM) 的電流控制器設計，此監督式的控制法則提供了強健、迅速和透明的控制性能。Sathyan 等人[11]利用 FPGA 開發一低成本的 IC 於 PMSM 的驅動器，以簡單化且新穎的 PWM 控制實現 DC 無刷馬達的電機驅動系統。

以 DSP 為基礎來實現馬達運動控制的相關文獻，Matsui [9]利用 DSP 完成 PMSM 的驅動控制，其具有高速運算、全數位化與靈活性等特點，但與類比電路相比，其缺點有不能即時獲得驅動性能上的改善、量化誤差與取樣時間有限等問題。賴逸軒等人[1]以 DSP 為架構提出使用線性型霍爾感測器偵測轉子位置的方法，達到 PMSM 磁場導向控制之目的，而不需再透過座標轉換就能直接在三軸靜止座標下直接產生各相所需之命令。Kung[6]以 TI TMS320F2812 DSP 晶片作為微控制器，針對 PMLSM 以適應性模糊控制 (adaptive fuzzy control, AFC) 進行運動控制，其結果獲得良好控制。Tong 等人[12]提出一新的順滑模式觀測器 (sliding-mode observe, SMO) 於 PMSM 的無感器控制。SMO 為等效於反電動的馬達位置偵測控制，為了克服控制時間的延遲，DSP 控制架構取消低通濾波器和相位補償的模塊，此 SMO 不僅簡化了結構，而且提高估計的精度。Chauhan 等人[3]以 DSP 為架構提出一廣義阻抗控制器 (generalized impedance

controller) 於 PMSM，此新穎控制器同時具有 PWM 控制訊號的電壓和頻率控制，能抵抗外部干擾的速度變動，完成 PMSM 精密的速度控制。

以 DSP 和 FPGA 混合系統用於伺服控制方面的相關文獻，Wang 等人[14]以 DSP 和 FPGA 混合架構提出模組化設計法則於 PMSM 的驅動控制系統，DSP 執行複雜的程式運算，而 FPGA 完成驅動器周邊電路的設計，所有的功能模块是由 VHDL 所編程。Liu 和 Gao[7]利用 DSP 和 FPGA 混合架構設計應用於電動車的 PMSM 驅動系統，以克服電動車在路上行駛時路面所產生的干擾，解決了單純用 DSP 為控制架構程式執行速度太慢的問題。Lv 和 Gao[8]以 DSP 和 FPGA 混合架構實現電動車用 PMSM 驅動系統的設計，透過所發展的非線性 PID 控制，解決 PMSM 速度控制的性能易於被參數變化、齒槽轉矩和負荷擾動的影響。Yu 等人[15]以 DSP 和 FPGA 混合架構完成雙定子三冗餘無刷直流馬達 (double-stator tri-redundant brushless DC motor, DSTRBLDCM) 的驅動控制，此控制架構採用由頂向下的模块化設計而完成 DSP 和 FPGA 的功能設計，可大大減少 DSTRBLDCM 驅動系統的體積。He 等人[4]提出 DSP 和 FPGA 混合架構的軟體與硬體解決方案於 PMSM 驅動系統，完成人型機械手指的統合控制，此控制架構能達到高達 25 Mbps (million bits per second) 高速的即時串列式通訊，實現高度模組化和可靠性的機械手指應用。

本文以 DSP TMS320VC33 為控制器核心，再搭配 Spartan II XC2S200 Xilinx FPGA 作為輔助處理器及周邊硬體電路，來實現高性能 PMSM 驅動控制系統的研製。首先規劃 PMSM 驅動系統之周邊硬體與電源，馬達周邊硬體包括 IGBT 驅動電路、光學尺電路、霍爾電流感測電路、霍爾位置感測電路和 DSP 與 FPGA 間的溝通擴充介面。控制器設計方面，推導線性馬達動態數學模型，透過座標轉換和狀態迴授線性化技巧，將此數學模型由非線性耦合轉成線性且解耦合系統，再針對此解耦合系統設計狀態迴授控制器透過座標轉換和狀態迴授線性化技巧，將馬達的數學模型解耦合成線性系統，針對此解耦合系統設計 ITAE 狀態迴授控制器，以最佳極點配置方式達到位置、速度和電流迴授的精密控制。以 C 語言撰寫控制程式並下載到 DSP 中，而周邊數位邏輯電路以 VHDL 硬體語言撰寫透過 EDA (electronic design automation) 軟體合成實際電路燒錄至 FPGA 內，而完成高效率、簡單化和全數化的 PMSM 驅動控制系統。




圖 1. 硬體架構

二、PMSM 驅動系統硬體架構

本文硬體架構如圖 1 所示，由個人電腦、JTAG 模擬偵錯器、Xilinx Spartan II XC2S200 FPGA、STC-VC33 DSP 控制平台、IGBT 換流器電路、光學尺迴授電路、霍爾電流感測迴授電路、電源供應器、霍爾位置感測電路、永磁式線性同步馬達等單元所構成，其功能和規格敘述如下：

(一) 個人電腦

本文使用 intel (R) 的 CPU，作業系統為 window XP，使用 MATLAB R2011 軟體來執行控制系統的模擬，利用 Code Composer 3X/4X 軟體平台，以 C 語言撰寫控制法則，再由 JTAG 下載至 DSP 內，以 Xilinx ISE Foundation 軟體平台，以 VHDL 硬體語言來撰寫可程式邏輯閘程式，再以 Modelsim XE 數位訊號模擬軟體來驗證所設計之數位邏輯電路正確性，經確認無誤時透過 JTAG 下載至 FPGA 內。

(二) JTAG 偵錯器

為 XDS-510-USB 模擬器，用於 DSP 程式之偵測和下載，程式下載速度最快可達 268KB/s。

(三) Xilinx Spartan II XC2S200 FPGA

邏輯閘密度達 20 萬閘，可規劃 I/O 達 140 腳，速度可達 200MHz 操作範圍。

(四) STC-VC33 DSP 控制平台

為 TI TMS320VC33 DSP CPU，執行浮點 32 位元運算，頻率為 150MHz，具有 512kx32 位元的 SRAM 和 512K 位元組的 Flash ROM，且有 8 通道 A/D 模組，100KHz 取樣頻率，16 位元解析度，4 通道 D/A 模組，100KHz 設定頻率，16 位元解析度。

(五) IGBT 換流器電路

經由 FPGA 所產生六相 PWM 輸出命令，藉由光耦合器 (HCPL 3120) 做控制端與驅動端之隔離和驅動訊號放大來

驅動 IGBT 換流器。IGBT 型號為 IXGH 24N60CD1，其耐壓/流可達 600V/48A。

(六) 光學尺迴授電路

將線性馬達光學尺 A、B 相正弦波差動訊號轉換成相差 90 度方波以便計數運算得到馬達實際位置，達到位置迴授之目的。

(七) 霍爾電流感測電路

利用霍爾電流感測器 (HY10-P) 量測馬達 UVW 相電流，經霍爾電流感測電路轉換成+5~-5V 電壓準位，再透過 A/D 轉換成數位訊號迴授到 DSP 做運算。其最大電流檢測範圍達 10A，並將 10A 電流訊號轉換成±4V 電壓訊號。

(八) 電源供應電路

輸入電壓為 AC 110V 60Hz，經過橋式整流器轉換成 DC ±17V，並在輸出端加上 7815 和 7915 正負電壓穩壓 IC 以得到較為穩定之 4 組 DC±15V 電源，供給 IGBT 切換的準位電壓之用。另經過 7805 正負電壓穩壓 IC 提供+5V 供給其他電路 IC 使用。

(九) 霍爾位置感測器電路

霍爾感測器型號為 TI 公司生產的型號 DRV5000，藉由 3 個數位霍爾 IC 來偵測 PMLSM 的電氣角。

(十) 永磁式線性同步馬達

型號為 LMCA03 大銀公司所製造屬無鐵心線性馬達，該線性馬達之連續推力可達 33.5 牛頓 (N)，可通連續電流 2.1A，行程達 330mm，算是比較小型線型馬達。

三、驅動電路與週邊電路

本節分別依序介紹 PMLSM 之驅動電路與週邊電路，包括 IGBT 換流器電路、光耦合 HCPL3120 電路、光學尺電路、霍爾電流感測電路、電源供應器和霍爾位置感測電路等六部份。

(一) IGBT 換流器電路

本文之 IGBT 換流器電路如圖 2 所示，其型號為 IXGH 24N60CD1，由 6 顆 IGBT (Q1~Q6) 所構成，藉由 FPGA 內部所架構的數位邏輯電路產生六相 PWM 訊號，再經光耦合器隔離驅動端及控制端電壓，並將驅動信號放大，進而驅動功率元件 IGBT 閘極端 (G)，使閘-射極端驅動電壓 V_{GE} 開關 ON/OFF，切換生成三相弦波來激磁 PMLSM 動子三相線圈，以獲得線性方向電磁推力。為減少 IGBT 在導通或截止時之切換損耗與突波電壓過大導致擊穿 IGBT 功率元件，

故在電壓源並聯緩衝器電路來保護驅動元件，降低開關損失、元件過電壓以及防止功率晶體逆向偏壓所造成的損害，此保護電路可提高整體系統穩定度。當閘極電壓太小時，不但無法驅動 IGBT，更會影響到集-射極 V_{CE} 飽和電壓、耐流與反應時間，故將導通、截止電壓準位設定在+15V~-15V。

(二) 光耦合器 HCPL3120 電路

光耦合器 HCPL3120 電路主要功用作為電源隔離及驅動訊號放大，如圖 3 所示，為了改善閘極調變波的前後緣抖動，故須在驅動電路與閘極端之間串聯一閘極電阻 R，做為限流電阻用來限制開關導通時之閘極電流。閘極限流電阻 R_g 決定如下：

$$R_g \geq \frac{V_{CC} - V_{EE} - V_{OL}}{I_{OL}} = \frac{15 - (-15) - 0}{2} = 15\Omega \quad (1)$$

其中 V_{CC} 為導通電壓準位、V_{EE} 為截止電壓準位、V_{OL} 為保守電壓和 I_{OL} 為尖峰電流。而 FPGA 發送六相 PWM 時，需加設互鎖電路來保護，互鎖電路主要功能於調整延遲時間，以防止電源短路及 IGBT 燒毀之發生。如圖 4 所示，上、下臂 PWM 延遲時間約 5us 左右，可看出能完全避開上、下臂同時導通的情況。




圖 2. IGBT 換流器電路圖




圖 3. 光耦合器 HCPL3120 電路




圖 4. 上、下臂 PWM 延遲波形圖

(三) 光學尺電路

光學尺用來偵測 PMLSM 的動子位置，為 Renishaw 公司生產，型號為 RGH41B15V00A，屬類比增量式差動弦波訊號輸出，解析度為 40um，因類比式光學尺生成訊號為相差 90° 的 A/B 相差動弦波訊號，因微控器之輸入介面為數位型式，故需製作解碼轉換電路把相差 90° 正弦波轉換成相差 90° 數位型式方波訊號，如此才能與介面電路電壓準位相同。光學尺轉換電路如圖 5 所示，可看出將光學尺原始輸出 A+/A- 或 B+/B- 訊號輸入 AD620 儀表放大器，其功用為濾除雜訊及放大訊號，其放大倍率 G 決定於外部 R_k 電阻，假如選擇 $R_1 = R_2 = 24.7k\Omega$ 和 $R_k = 3.5k\Omega$ ，則放大倍率 $G=15$ 。儀表放大器輸出信號再經過 LM311 電壓比較器，以 5V 為基準，當輸入信號大於 5V 時 比較器輸出為 1，而輸入信號小於 5V 時 比較器輸出為 0。如圖 6 所示，光學尺所輸出弦波差動訊號，經由儀表放大器而轉換成兩相且相差 90° 方波。光學尺解析度為 40um，接下來將經過數位處理作乘四解碼的動作，把解析度提高四倍，由本來解析度 40um 提高到 10um。乘四解碼主要是分別針對 A/B 兩相之上緣微分與下緣微分得到 A+/-B+/-B-四個微分訊號，再將四個微分訊號整合成 PLS 脈衝訊號。乘四解碼電路之邏輯設計圖如圖 7 所示。將光學尺 PA、PB 訊號經過濾波器濾除雜訊得到濾除後 PHA、PHB 訊號，再經 D 型正反器延遲 1 clock 訊號得到 DLA、DLB 兩個延遲訊號，其上緣/下緣微分訊號可由 PHA、PHB、DLA、DLB 組合而成。經乘四解碼電路後由原來解析度 40um 提升到 10um，故線性馬達一對 NS 極距為 32mm，所以可反算得知線性馬達動一個極距（360°電器角）時，總共會產生 $32mm/10um=3200$ Pulses，再根據左右移方向進行上/下計數，即可換算出實際相對位移量。




圖 5. 光學尺轉換電路




圖 6. 光學尺未處理前正弦波差動信號與處理後方波信號




圖 7. 乘四解碼邏輯電路

(四) 霍爾電流感測電路

霍爾電流感測電路如圖 8 所示，電路中 U 相和 W 相各採用型號 HY-10P 霍爾效應電流偵測元件，可偵測電流至 10A，用於測量馬達三相電流訊號。霍爾電流感測器所感測 V、W 相電流的輸出電壓準位為 ±4V，再經過運算放大器 OP (TL084) 把準位拉至與類比/數位轉換 (ADC) 的電壓準位 ±5V 以利 ADC 計算。電流偵測主要作為電流迴授供 DSP 電流控制用，對於以 Y 型聯接之三相繞線馬達之三相電流大

小總和為零，所以只要迴授其中的 U 和 W 兩相，其 V 相即可反推得到，不須額外再增加一組霍爾電流感測器導致成本增加。電流訊號經由霍爾電流感測轉換成電壓訊號迴授經過 ADC 轉換成 16-bit 數位訊號，以迴授到電流控制器內以達電流控制之目的。

(五) 霍爾位置感測器電路

PMLSM 的控制迴路設計，較一般有刷馬達複雜，因有刷馬達之電刷兼備位置感測器與換相開關之功能，然而 PMLSM 須經由霍爾位置感測器偵測馬達的電氣角，以供 IGBT 換流器換相之依據。霍爾位置感測器型號為 TI 公司生產的型號 DRV5000，電路圖如圖 9 所示。霍爾元件之原理是利用電磁現象，以非接觸式檢測元件來判定馬達電氣角之位置，然而霍爾感測元件能提供的位置解析度為 60°其三相 Hall 信號 (HA、HB、HC) 各相差 120°。實際霍爾輸出訊號如圖 10 所示，為 Hall A、Hall B、和 Hall C 其各相差為 120°。

(六) 正弦脈波寬度調變變頻器

正弦脈寬調變 (Sinusoidal pulse width modulation; SPWM)，其動作原理利用脈波寬度呈正弦規律變化來生成等效 SPWM 脈波，藉由 SPWM 脈波控制驅動器中功率晶體開關 ON 或 OFF 切換，使其輸出的脈波電壓的面積與所希望輸出的正弦波在相應區間內的面積相等，透過改變調製波的頻率和振幅則可調節驅動電路輸出電壓的頻率和振幅。

SPWM 之策略實施方法是藉由正弦參考波形 ($V_{control}$) 與三角載波 (V_{tri}) 透過比較器對於三角載波與正弦參考波進行大小差異做比較，產生脈波調變訊號，再經由功率晶體驅動電路，觸發功率晶體的 ON 或 OFF。

為節省正弦 (sin) 和餘弦 (cos) 函數產生程式的運算時間，故利用建表的方式以 256x8 ROM 代表 0~360° 的角度範圍其解析度為 $360^\circ/256=1.40625^\circ$ ，其振幅由字寬 16-bits

(0~65535) 表示其振幅大小 (1~-1)。由於 sin 與 cos 成互補，所以只要建正弦函數表，餘弦只要將角度位移 90° 即可得知所對餘弦函數值。如圖 11 所示，利用 FPGA Block RAM 建構 ROM (width:16bit、depth:256、Address<7:0>、Data<15:0>) 形式索引的方式。利用查閱表方式既簡單又不會太浪費晶片的資源。以 8bit 計數器持續地時脈訊號做控制以提供 ROM 循環位置輸入，計數器持續不斷循環 256 個不同位址相當於不斷地循環角度 0°~360° 再透過 ROM 輸出所對應資料值，週而復始地循環及可產生所要波型。而三角波可由數位形式透




圖 8. 霍爾電流感測電路




圖 9. 霍爾感測器之電路圖




圖 10. 霍爾感測器 UVW 實際量測訊號




圖 11. Sin 波形產生器

過上、下數器的方式，只要設定切換點，該上數、下數即可呈現鋸齒波的效果，最後在數位邏輯電路上建構。如圖 12 所示，將三角載波 (V_{tri}) 與正弦參考波 $V_U control$ 和 $V_V control$ 透過比較器比較，當參考波電壓小於載波時，該相上臂功率晶體觸發訊號為 OFF，相反的大於載波時為 ON，最後再將變頻端線 V_{UN} 和 V_{VN} 相減，其輸出線-線電壓 (V_{UV}) 就相似趨近於弦波形式。

四、DSP 與 FPGA 溝通介面設計

本節將介紹 DSP 與 FPGA 溝通介面的程式設計。

(一) DSP 數位控制卡

本文以史賓納科技公司所開發之 STC-VC33 DSP 開發板作為控制運作平臺，STC-VC33 DSP 卡系統方塊圖如圖 13 所示，規格如下：(1) TMS320VC33-150 浮點 32 位元 DSP CPU，指令週期為 13ns；(2) 具有 512Kb x 32(2M Bytes) SRAM 記憶體和 512K bytes Flash ROM 記憶體；(3) 內含 8 通道 ADC、16 位元解析度、100KHz 取樣頻率和 $\pm 10V$ 輸入；(4) 內含 4 通道 DAC、16 位元解析度、每通道 100KHz 設定頻率和 $\pm 10V$ 輸出；(5) 一組 IEEE 1149.1 JTAG 接頭，配合 Code Composer 軟體及 XDS-510 偵錯用。

軟體開發由 TI DSP 所開發的 C3X/4X Code composer V4.1 作業軟體下，可使用組合語言或 C 語言進行程式編寫，需撰寫程式包括主要應用程式、記憶體配置宣告、定義外部中斷與內部 Timer 中斷之中斷向量表位址，所有程式編輯成一專案，經 JTAG 模擬偵錯器硬體與軟體除錯後，就可以將整個系統的軟體從開發系統燒錄到獨立的硬體架構上。圖 14 所示為應用系統開發架構，內部包括 DSP、CPLD、ADC/DAC、SRAM、Flash ROM、通訊介面、擴充埠所構成。DSP 與 FPGA 間溝通介面如圖 15 所示，透過資料、位址匯流排緩衝器、位址解碼、控鎖所構成的資料控鎖。DSP 藉由資料、位址匯流排經資料控鎖電路與 FPGA 做溝通之橋樑。圖 16 為 DSP 控制系統的程式設計流程。

(二) FPGA 開發設計流程

本文所採用的 FPGA 開發版如圖 17 所示，由長高科技公司所開發的 Xilinx Spartan II XC2S200 FPGA 和 SRAM 架構，其具有可重複程式燒錄的優點，但是隨著晶片電源消失，晶片內部所設計電路也會跟著消失，所以一般都會再掛載 PROM 來記憶程式以免每次開機還要再下載一次。藉由




圖 12. SPWM 電壓切換示意圖




圖 13. STC-VC33 DSP 系統方塊圖




圖 14. STC-VC33 DSP 應用系統開發架構

Xilinx ISE Foundation 6.1i EDA 電路自動設計軟體，利用硬體語言 VHDL 設計邏輯硬體電路，再以 Modelsim XE 5.7 數位訊號模擬軟體來驗證所設計之數位邏輯電路正確性，經確認無誤後，透過 JTAG 下載至 FPGA 內。Spartan II 系列 FPGA 內部基本架構分成五個部份所組成：

1.可組邏輯區塊 (configurable logic block)

CLB 可組態邏輯區塊內含 4 個基本邏輯單元 LC (logic cell)，每一 LC 包括有 4 輸入函數產生器 (function generator)、進位邏輯 (carry logic)、儲存單元 (storage element)。每一函數產生器由四輸入查表 LUT(lookup table) 組成，儲存單元由 D 型正反器 (D-type flip/flop) 所組成。

2.輸入/輸出模塊 IOB (input/output blocks)

負責 FPGA 內部電路與晶片外部接腳之間介面，環繞在 CLB 的周圍。

3.RAM 模塊 (block RAM)

Spartan II XC2S200 FPGA 集成 14 組容量大型的 4K 容量的 RAM 模塊記憶體。每個 RAM 模塊可配置為 4Kx1~256x16 間多種不同配置。

4.延遲鎖定迴路 DLL (delay locked loop)

Spartan II 具有四個 DLL，其主要功用在消除外部輸入時脈的偏差利用加入適當的延遲來補償且校準時脈偏差直到電路內時脈達同步化。

5.多層連接結構 (multi-level interconnect structure)

多層連接結構使用階層式可規劃通道作為內部連接將各個 CLB、DLL、RAM 模塊和 IOB 連結起來。

在高性能驅使下，AC 電動機以低成本的 FPGA 搭配 DSP 來進行數位化控制研究的方向來發展。這種控制方式具有簡潔電路的優點，應用軟體控制對種種進行修改具有較大的靈活性，然而產生 PWM 的訊號和電流控制迴路需要較高的取樣頻率來實現頻帶寬度行為。

FPGA 的開發流程圖如圖 18 所示，進行 FPGA 設計之前，先要規劃出所要數位邏輯區塊功能，再來就是進行硬體語言 VHDL 撰寫設計與 FPGA 實體腳位配置設定。確認 VHDL 文法無誤後即可進行 VHDL 合成與訊號模擬看是否與所設計功能區塊做對照，如有誤再回到第一步檢查 VHDL 是否有編輯錯誤造成訊號與所設計有所出入，如無誤即可跳到 FPGA 編輯進行 FPGA 內部電路繞線與產生執行檔 .bin，完成後即可將執行檔 .bin 透過 JTAG 下載至 FPG 中，並連結至外部電路測試功能是否正常，如還是有誤再重頭設計

VHDL 一直反覆設計與測試直到一切正常為止。

圖 19 所示為 FPGA 內部所規劃功能區塊圖，其中包含數位濾波電路、ROM 解碼器、延遲保護電路、馬達方向辨別電路、PWM 產生器、比較器、多工器、正反器等等。並針對 PMLSM 設計出自動/手動模式控制馬達左右移、原點復歸、極限停止保護、快慢變速、緊急停止等。




圖 15. DSP 與 FPGA 溝通介面




圖 16. DSP 控制系統程式設計流程圖




圖 17. FPGA 開發版實照圖




圖 18. FPGA 的開發流程圖




圖 19. FPGA 內部所規劃功能區塊圖

五、狀態回授控制器設計

磁場導向控制法常應用於 PMLSM 驅動系統上，其最大特點在於透過座標轉換與解耦控制可將原本非線性且互相耦合之系統轉換成兩互相垂直獨立之磁場電流和推力電流，只要控制電磁電流 i_{ds}^e 與推力電流 i_{qs}^e ，就能達成類似控制直流伺服馬達的控制效果。圖 20 為 PMLSM 的結構圖，




圖 20. 永磁式線性同步馬達結構示意圖

PMLSM 由動子(一次側)、定子(二次側)、鈷鐵棚(NdFeB)永久磁鐵和線性滑軌所組成。動子安裝在滑動導軌上，動子之三相繞組線圈通入三相對稱正弦電流後，將產生氣隙磁場，當三相電流隨時間變化時，氣隙磁場將沿直線運動，氣隙磁場與永久磁鐵之磁場激磁互相垂直作用產生切線方向電磁推力。由於二次側定子固定不動，動子便會沿行波磁場運動的反方向作直線平移運動。

(一) PMLSM 動態建模

在 $d^e - q^e$ 軸同步旋轉座標下 PMLSM 動態方程式[12]:

$$\begin{bmatrix} \dot{i}_{ds}^e \\ \dot{i}_{qs}^e \end{bmatrix} = \begin{bmatrix} -\frac{R_s}{L_s} & \frac{\pi}{\tau} \dot{x}_p \\ -\frac{\pi}{\tau} \dot{x}_p & -\frac{R_s}{L_s} \end{bmatrix} \begin{bmatrix} i_{ds}^e \\ i_{qs}^e \end{bmatrix} + \frac{1}{L_s} \begin{bmatrix} v_{ds}^e \\ v_{qs}^e - \sqrt{\frac{2}{3}} \frac{\pi}{\tau} \lambda_{max} \dot{x}_p \end{bmatrix} \quad (1)$$

其中 i_{qs}^e 為 q 軸電流、 i_{ds}^e 為 d 軸電流、 v_{qs}^e 為 q 軸電壓、 v_{ds}^e 為 d 軸電壓、 R_s 為動子電阻、 λ_{max} 為定子磁通常數、 τ 為線性馬達極距、 L_s 為 q 軸與 d 軸電感值。電磁推力 F_e

方程式：

$$F_e = \sqrt{\frac{2}{3}} \frac{\pi}{\tau} i_{qs}^e \lambda_{max} \quad (2)$$

馬達機械方程式：

$$M\dot{x}_p(t) + \beta\dot{x}_p(t) + F_L(t) = F_e(t) \quad (3)$$

其中 \dot{x}_p 為動子移動速度、 \ddot{x}_p 為動子移動加速度、 F_L 為線性馬達磨擦力或不確定干擾外力、 M 為動子質量和 β 為黏滯係數。

(二) ITAE 狀態迴授控制器設計

首先定義誤差之狀態變數 $x_1 = x_p^* - x_p$ 、 $x_2 = \dot{x}_p^* - \dot{x}_p$ 、 $x_3 = i_{qs}^{e*} - i_{qs}^e$ 和 $x_4 = i_{ds}^{e*} - i_{ds}^e$ ，而輸入控制力為 $u_1 = v_{qs}^e / L_s$ 和 $u_2 = v_{ds}^e / L_s$ 。假如 PMLSM 執行位置跟隨控制，當滑台到達目標位置時則要求 $x_p^* = i_{qs}^{e*} = 0$ ，又因為 PMLSM 之出力只與 i_{qs}^e 有關，而與 i_{ds}^e 無關，為了減少磁場效能之損失，因此，設定 $i_{ds}^{e*} = 0$ 。根據狀態變數定義，我們可以重新將 (1) 式和 (3) 式重新寫成狀態空間形式：

$$\begin{cases} \dot{x}_1 = x_2 \\ \dot{x}_2 = -\frac{\beta}{M}x_2 + \frac{\pi}{M\tau}\sqrt{\frac{2}{3}}\lambda_{\max}x_3 + \frac{F_L}{M} \\ \dot{x}_3 = -\frac{R_s}{L_s}x_3 - u_1 \\ \dot{x}_4 = -\frac{R_s}{L_s}x_4 - u_2 \end{cases} \quad (4)$$

上式可以改寫成矩陣向量的方式：

$$\begin{cases} \dot{\mathbf{x}} = \mathbf{Ax} + \mathbf{Bu} \\ y = \mathbf{Cx} + \mathbf{Du} \end{cases} \quad (5)$$

其中 $\mathbf{x} = [x_1 \ x_2 \ x_3 \ x_4]^T$ 、 $\mathbf{u} = [u_1 \ u_2]^T$ 、 $y = x_1$ 、 $\mathbf{C} = [1 \ 0 \ 0 \ 0]$ 、 $\mathbf{D} = 0$ 和

$$\mathbf{A} = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & -\frac{\beta}{M} & \frac{\pi}{M\tau}\sqrt{\frac{2}{3}} & 0 \\ 0 & 0 & -\frac{R_s}{L_s} & 0 \\ 0 & 0 & 0 & -\frac{R_s}{L_s} \end{bmatrix}, \quad \mathbf{B} = \begin{bmatrix} 0 \\ 0 \\ -1 \\ -1 \end{bmatrix} \quad (6)$$

表 1. 本文實際 PMLSM 參數

參數	描述	數值	單位
M	動子質量	0.23	Kg
β	黏滯摩擦係數	0.00825	N/m/s
R_s	動子電阻	2.4	Ω
τ	極距	0.016	m
L_s	動子電感	0.0017	H
λ_{\max}	定子磁通係數	0.00344	wb

本文實際 PMLSM 參數如表 1 所示，將此參數帶入 A 矩陣可得

$$\mathbf{A} = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & -0.0359 & 2.398 & 0 \\ 0 & 0 & -1411.8 & 0 \\ 0 & 0 & 0 & -1411.8 \end{bmatrix} \quad (7)$$

我們將針對 (5) 式之 PMLSM 狀態空間方程式，設計 ITAE 狀態迴授補償控制器，使線性馬達具備精密之定位性能。ITAE 狀態迴授補償設計步驟如下[26]：

Step1：判斷系統是否可控制性，控制性矩陣

$$\mathbf{Q}_c = [\mathbf{B} \ \mathbf{AB} \ \mathbf{A}^2\mathbf{B} \ \dots \ \mathbf{A}^{n-1}\mathbf{B}] \quad (8)$$

假如完全可控制，則 $\text{rank}|\mathbf{Q}_c| = n$ ，經計算可得知 PMLSM 控制系統 $\text{rank}(\mathbf{Q}_c) = 4$ ，為完全可控。

Step2：先由性能指標，設計 PMLSM 位置控制閉迴路系統之阻尼比 ξ (damping ratio) 與自然無阻尼震盪頻率 ω_n 。假設設定規格為 $t_s = 0.5\text{sec}$ 和 $\xi = 0.707$ ，再根據 $t_s = 4/\xi\omega_n$ 可求得系統之自然頻率為 $\omega_n = 11.32 \text{ rad/sec}$ 。

Step3：根據性能指標 (performance index) 設計狀態迴授控制器，性能指標為絕對誤差與時間乘積的積分 (Integral of the absolute magnitude of the error, ITAE)：

$$ITAE = \int_0^T t \cdot |e(t)| dt \quad (9)$$

以此求出該系統的最佳極點的配置位置。依我們所求知 $\omega_n = 11.3154$ 時，代入 ITAE 準則所設計之步階

命令的 2 階 $S^2 + 1.4W_n S + W_n^2$ 公式中[1]，可得 $S^2 + 15.84S + 128 = 0$ ，再求出其兩個特徵根分別為 $-7.9 \pm j8.1$ 。而 q 和 d 軸電流之閉迴路極點，選擇皆安置在 -1420，其反應速度約為位置回授系統的 120 倍。

Step4：設計 ITAE 狀態迴授控制器如下：

$$\mathbf{u} = [k_1 \quad k_2 \quad k_3 \quad k_4] \begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \end{bmatrix} \Delta \mathbf{K}\mathbf{x} \quad (10)$$

將 \mathbf{u} 代入 (5) 並求得特徵方程式 $[SI - (A + BK)] = 0$ ，透過比較係數可求得

$$K = [75802.8 \quad 9412.5 \quad 24.0 \quad 8.2] \quad (11)$$

永磁式線性同步馬達驅動系統之控制方塊圖如圖 21 所示。

六、模擬、實驗與結果

圖 22 為本實驗整體系統硬體照片圖，分別由個人電腦、STC-VC33 DSP、Xilinx Spartan II XC2S200 FPGA、XDS-510-USB 模擬器、IGBT 換流器電路、電源供應器、光學尺電路、霍爾電流回授電路、霍爾位置偵測電路等所組成。透過本文所設計的 ITAE 狀態回授控制器，執行 PMLSM 的位置命令跟隨控制。位置偵測為光學尺，利用計數器隨時計數光學尺的 A 相和 B 相，而電流迴路的取樣頻率和控制系統取樣頻率一樣，約 1msec。位置命令為 $x_p^* = \pm 0.1\text{m}$ ，週期為 4 秒之方波。模擬結果如圖 23 和圖 24 所示，從圖 23 位置響應圖中可觀察 PMLSM 位置跟隨的上升時間 $t_r = 0.5\text{sec}$ ，穩態時間 $t_s = 1\text{sec}$ ，穩態誤差值為 0.0001m。圖 24 為馬達速度響應圖，左、右移加速時會有較大加減速情形。圖 25 為實際馬達方波命令之位置響應圖，與模擬結果比較相似，但在到達命令位置時時有微幅超越量與左、右移方向切換時，瞬間會有抖動情況產生，而圖 26 為實際馬達速度響應圖。




圖 21. 永磁式線性同步馬達驅動器之控制方塊圖




圖 22. 整體系統架構硬體實照圖




圖 23. PMLSM 位置響應圖 (模擬)




圖 24. PMLSM 速度響應圖 (模擬)




圖 25. PMLSM 位置響應圖 (實驗)




圖 26. PMLSM 速度響應圖 (實驗)

七、結論

本文建構出 PMLSM 的驅動系統與 DSP 搭配 FPGA 的控制平台，且驅動器電路與週邊電路也設計完成，並證實功能無誤正常。控制器設計方面，推導馬達動態模型數學方程

式，並經由線性化、解耦和座標轉換後，利用 ITAE 狀態回授控制器，透過修正主/次極點位置，而達到良好位置、速度和電流控制。經由 MATLAB 進行控制系統模擬，其模擬結果均符合所設計規格。以 DSP 軟體平台撰寫控制程式，搭配 FPGA 產生 PWM 調變訊號和其他擴充電路，此種方式的硬體設計非常地靈活和快速。由實驗結果證實本文所提驅動器電路、週邊電路和控制器均為可行性，且當有外在負載加在 PMLSM 時，一般會造成較大的穩態誤差，因為本論文使用 ITAE 狀態迴授控制器，此控制器能最小化 (9) 式的性能指標，因此，可獲得最佳的反應速度和最小的穩態誤差。

誌謝

本研究誠摯感謝科技部計畫提供相關經費支援(計畫編號：NSC 102-2632-E-212-001-MY3)，使得本研究得以順利進行，謹此致謝。

參考文獻

1. 賴逸軒、童建強、鄒應嶼 (民 94)，以 DSP 為基礎發展永磁同步馬達使用線性型或爾感測器之控制方法，中華民國第八屆自動化科技研討會，台中。
2. 蔡明宏、龔應時 (民 94)，應用 SoPC 技術來延至永磁線性同步馬達伺服控制晶片，數位儀表介面研製，中華民國第八屆自動化科技研討會，台中。
3. Chauhan, P. J., J. K. Chatterjee, H. R. Bhere, B. V. Perumal and D. P. Sarkar (2015) Synchronized operation of DSP-based generalized impedance controller with variable-speed isolated SEIG for novel voltage and frequency control. *IEEE Transactions on Industry Applications*, 51(2), 1845-1854.
4. He, P., M. H. Jin, L. Yang and R. Wei (2004) High performance DSP/FPGA controller for implementation of HIT/DLR dexterous robot. *IEEE International Conference on Robotics and Automation (ICRA)*, Barcelona, Spain.
5. Horvat, R., K. Jezernik, and M. Curkovic (2013) An event-driven approach to the current control of a BLDC motor using FPGA. *IEEE Transactions on Industrial Electronics*, 61(7), 3719 – 3726.
6. Kung, Y. S. (2005) DSP-based Motion controller for Linear Motor Drive, *Automatic Control Conference (CACs)*, Tainan.

7. Liu, B. F. and Y. Gao (2011) An extended-state observer based system of brushless DC motor using fuzzy logic. Cross Strait Quad-Regional Radio Science and Wireless Technology Conference, China, Harbin.
8. Lv, F. X. and Y. Gao (2012) Speed control scheme for BLDC drive with nonlinear fuzzy PID control based on DSP and FPGA. *Advanced Materials Research*, 466, 1275-1278.
9. Matsui, N. (1995) DSP-Base Intelligent Motor /Motion Control. American control conference, Seattle, WA.
10. Omar, A. M. and N. A. Rahim (2003) FPGA-based ASIC design of the three-phase synchronous PWM flyback converter. *IEE Proceedings-Electric Power Applications*, 150(3), 263-268.
11. Sathyan, A., N. Milivojevic, Y. J. Lee and M. Krishnamurthy (2009) An FPGA-based novel digital PWM control scheme for BLDC motor drives. *IEEE Transactions on Industrial Electronics*, 56(8), 3040 – 3049.
12. Tong, Y. H., H. Z. H. Wang and F. F. Han (2015) A new sliding-mode observer for sensorless control of permanent magnet synchronous motor. *Applied Mechanics and Materials*, 740, 317-320.
13. Tzou, Y. Y. and T. S. kou (1997) Design and Implementation of an FPGA-Based Motor control IC for Permanent Magnet AC Servo Motors. Industrial Electronics, Control and Instrumentation (IECON 97), New Orleans, LA.
14. Wang, D. Y., K. P. Yu and H. Guo (2008) Functional design of FPGA in a brushless DC motor system based on FPGA and DSP. Vehicle Power and Propulsion Conference (VPPC), China,.
15. Yu, K. P., G. Hong, X. Wei and J. Q. Xu (2011) Controller design and implementation for double-stator tri-redundant brushless DC motor based on DSP and FPGA. Electrical Machines and Systems Conference (ICEMS), China Beijing.

收件：104.10.12 修正：104.11.19 接受：104.12.17