期刊刊名：大葉學報 　 卷期：13卷1期

篇名出版日期：2004年6月1日

作者：王木俊,陳厚銘,蔡政村,呂良德,廖御傑

語言：Chinese

關鍵字：低相位雜訊振盪電路,調變頻率範圍,相位雜訊,可變電容,正回授差動對,low phase-noise oscillator circuit, tuning range, phase noise

被點閱次數：0次

閱讀時間：0sec

摘要：
此文提出一個低相位雜訊振盪電路，這電路完全實現於晶片上的電感電容壓控振盪器，我們是把台灣積體電路的0.25μm的CMOS（互補式金屬氧化物半導體）製程參數放入Advanced Design System（ADS）模擬軟體中模擬，在本文中我們介紹了一些電路技術和改善相位雜訊的方法。這個振盪電路具有一個10% 的調變頻率範圍，而相位雜訊是 -120.3dBc/Hz在1MHz的附近。在此電路架構中包含了電感、可變電容和正回授差動對。

　　　　　[全文下載]